x86_64-asm.h 26 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525
  1. DEF_ASM_OP0(clc, 0xf8) /* must be first OP0 */
  2. DEF_ASM_OP0(cld, 0xfc)
  3. DEF_ASM_OP0(cli, 0xfa)
  4. DEF_ASM_OP0(clts, 0x0f06)
  5. DEF_ASM_OP0(cmc, 0xf5)
  6. DEF_ASM_OP0(lahf, 0x9f)
  7. DEF_ASM_OP0(sahf, 0x9e)
  8. DEF_ASM_OP0(pushfq, 0x9c)
  9. DEF_ASM_OP0(popfq, 0x9d)
  10. DEF_ASM_OP0(pushf, 0x9c)
  11. DEF_ASM_OP0(popf, 0x9d)
  12. DEF_ASM_OP0(stc, 0xf9)
  13. DEF_ASM_OP0(std, 0xfd)
  14. DEF_ASM_OP0(sti, 0xfb)
  15. DEF_ASM_OP0(aaa, 0x37)
  16. DEF_ASM_OP0(aas, 0x3f)
  17. DEF_ASM_OP0(daa, 0x27)
  18. DEF_ASM_OP0(das, 0x2f)
  19. DEF_ASM_OP0(aad, 0xd50a)
  20. DEF_ASM_OP0(aam, 0xd40a)
  21. DEF_ASM_OP0(cbw, 0x6698)
  22. DEF_ASM_OP0(cwd, 0x6699)
  23. DEF_ASM_OP0(cwde, 0x98)
  24. DEF_ASM_OP0(cdq, 0x99)
  25. DEF_ASM_OP0(cbtw, 0x6698)
  26. DEF_ASM_OP0(cwtl, 0x98)
  27. DEF_ASM_OP0(cwtd, 0x6699)
  28. DEF_ASM_OP0(cltd, 0x99)
  29. DEF_ASM_OP0(cqto, 0x4899)
  30. DEF_ASM_OP0(int3, 0xcc)
  31. DEF_ASM_OP0(into, 0xce)
  32. DEF_ASM_OP0(iret, 0xcf)
  33. DEF_ASM_OP0(rsm, 0x0faa)
  34. DEF_ASM_OP0(hlt, 0xf4)
  35. DEF_ASM_OP0(wait, 0x9b)
  36. DEF_ASM_OP0(nop, 0x90)
  37. DEF_ASM_OP0(pause, 0xf390)
  38. DEF_ASM_OP0(xlat, 0xd7)
  39. /* strings */
  40. ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWLX))
  41. ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWLX))
  42. ALT(DEF_ASM_OP0L(insb, 0x6c, 0, OPC_BWL))
  43. ALT(DEF_ASM_OP0L(outsb, 0x6e, 0, OPC_BWL))
  44. ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWLX))
  45. ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWLX))
  46. ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWLX))
  47. ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWLX))
  48. ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWLX))
  49. ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWLX))
  50. ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWLX))
  51. ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWLX))
  52. /* bits */
  53. ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM | OPC_WLX, OPT_REGW | OPT_EA, OPT_REGW))
  54. ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM | OPC_WLX, OPT_REGW | OPT_EA, OPT_REGW))
  55. ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_REGW | OPT_EA))
  56. ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW | OPT_EA))
  57. ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_REGW | OPT_EA))
  58. ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW | OPT_EA))
  59. ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_REGW | OPT_EA))
  60. ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW | OPT_EA))
  61. ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_REGW | OPT_EA))
  62. ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW | OPT_EA))
  63. /* prefixes */
  64. DEF_ASM_OP0(lock, 0xf0)
  65. DEF_ASM_OP0(rep, 0xf3)
  66. DEF_ASM_OP0(repe, 0xf3)
  67. DEF_ASM_OP0(repz, 0xf3)
  68. DEF_ASM_OP0(repne, 0xf2)
  69. DEF_ASM_OP0(repnz, 0xf2)
  70. DEF_ASM_OP0(invd, 0x0f08)
  71. DEF_ASM_OP0(wbinvd, 0x0f09)
  72. DEF_ASM_OP0(cpuid, 0x0fa2)
  73. DEF_ASM_OP0(wrmsr, 0x0f30)
  74. DEF_ASM_OP0(rdtsc, 0x0f31)
  75. DEF_ASM_OP0(rdmsr, 0x0f32)
  76. DEF_ASM_OP0(rdpmc, 0x0f33)
  77. DEF_ASM_OP0(syscall, 0x0f05)
  78. DEF_ASM_OP0(sysret, 0x0f07)
  79. DEF_ASM_OP0L(sysretq, 0x480f07, 0, 0)
  80. DEF_ASM_OP0(ud2, 0x0f0b)
  81. /* NOTE: we took the same order as gas opcode definition order */
  82. /* Right now we can't express the fact that 0xa1/0xa3 can't use $eax and a
  83. 32 bit moffset as operands.
  84. ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWLX, OPT_ADDR, OPT_EAX))
  85. ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWLX, OPT_EAX, OPT_ADDR)) */
  86. ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM | OPC_BWLX, OPT_REG, OPT_EA | OPT_REG))
  87. ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM | OPC_BWLX, OPT_EA | OPT_REG, OPT_REG))
  88. /* The moves are special: the 0xb8 form supports IM64 (the only insn that
  89. does) with REG64. It doesn't support IM32 with REG64, it would use
  90. the full movabs form (64bit immediate). For IM32->REG64 we prefer
  91. the 0xc7 opcode. So disallow all 64bit forms and code the rest by hand. */
  92. ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG | OPC_BWLX, OPT_IM, OPT_REG))
  93. ALT(DEF_ASM_OP2(mov, 0xb8, 0, OPC_REG, OPT_IM64, OPT_REG64))
  94. ALT(DEF_ASM_OP2(movq, 0xb8, 0, OPC_REG, OPT_IM64, OPT_REG64))
  95. ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM | OPC_BWLX, OPT_IM, OPT_REG | OPT_EA))
  96. ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM | OPC_WLX, OPT_SEG, OPT_EA | OPT_REG))
  97. ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM | OPC_WLX, OPT_EA | OPT_REG, OPT_SEG))
  98. ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM | OPC_WLX, OPT_CR, OPT_REG64))
  99. ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM | OPC_WLX, OPT_DB, OPT_REG64))
  100. ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM | OPC_WLX, OPT_REG64, OPT_CR))
  101. ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM | OPC_WLX, OPT_REG64, OPT_DB))
  102. ALT(DEF_ASM_OP2(movsbw, 0x660fbe, 0, OPC_MODRM, OPT_REG8 | OPT_EA, OPT_REG16))
  103. ALT(DEF_ASM_OP2(movsbl, 0x0fbe, 0, OPC_MODRM, OPT_REG8 | OPT_EA, OPT_REG32))
  104. ALT(DEF_ASM_OP2(movsbq, 0x0fbe, 0, OPC_MODRM, OPT_REG8 | OPT_EA, OPT_REGW))
  105. ALT(DEF_ASM_OP2(movswl, 0x0fbf, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG32))
  106. ALT(DEF_ASM_OP2(movswq, 0x0fbf, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG))
  107. ALT(DEF_ASM_OP2(movslq, 0x63, 0, OPC_MODRM, OPT_REG32 | OPT_EA, OPT_REG))
  108. ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM | OPC_WLX, OPT_REG8 | OPT_EA, OPT_REGW))
  109. ALT(DEF_ASM_OP2(movzwl, 0x0fb7, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG32))
  110. ALT(DEF_ASM_OP2(movzwq, 0x0fb7, 0, OPC_MODRM, OPT_REG16 | OPT_EA, OPT_REG))
  111. ALT(DEF_ASM_OP1(pushq, 0x6a, 0, 0, OPT_IM8S))
  112. ALT(DEF_ASM_OP1(push, 0x6a, 0, 0, OPT_IM8S))
  113. ALT(DEF_ASM_OP1(pushw, 0x666a, 0, 0, OPT_IM8S))
  114. ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG | OPC_WLX, OPT_REG64))
  115. ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG | OPC_WLX, OPT_REG16))
  116. ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM | OPC_WLX, OPT_REG64 | OPT_EA))
  117. ALT(DEF_ASM_OP1(pushw, 0x6668, 0, 0, OPT_IM16))
  118. ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_WLX, OPT_IM32))
  119. ALT(DEF_ASM_OP1(pushw, 0x06, 0, OPC_WLX, OPT_SEG))
  120. ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG | OPC_WLX, OPT_REG64))
  121. ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG | OPC_WLX, OPT_REG16))
  122. ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM | OPC_WLX, OPT_REGW | OPT_EA))
  123. ALT(DEF_ASM_OP1(popw, 0x07, 0, OPC_WLX, OPT_SEG))
  124. ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG | OPC_WLX, OPT_REGW, OPT_EAX))
  125. ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG | OPC_WLX, OPT_EAX, OPT_REGW))
  126. ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM | OPC_BWLX, OPT_REG, OPT_EA | OPT_REG))
  127. ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM | OPC_BWLX, OPT_EA | OPT_REG, OPT_REG))
  128. ALT(DEF_ASM_OP2(inb, 0xe4, 0, OPC_BWL, OPT_IM8, OPT_EAX))
  129. ALT(DEF_ASM_OP1(inb, 0xe4, 0, OPC_BWL, OPT_IM8))
  130. ALT(DEF_ASM_OP2(inb, 0xec, 0, OPC_BWL, OPT_DX, OPT_EAX))
  131. ALT(DEF_ASM_OP1(inb, 0xec, 0, OPC_BWL, OPT_DX))
  132. ALT(DEF_ASM_OP2(outb, 0xe6, 0, OPC_BWL, OPT_EAX, OPT_IM8))
  133. ALT(DEF_ASM_OP1(outb, 0xe6, 0, OPC_BWL, OPT_IM8))
  134. ALT(DEF_ASM_OP2(outb, 0xee, 0, OPC_BWL, OPT_EAX, OPT_DX))
  135. ALT(DEF_ASM_OP1(outb, 0xee, 0, OPC_BWL, OPT_DX))
  136. ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM | OPC_WLX, OPT_EA, OPT_REG))
  137. ALT(DEF_ASM_OP2(les, 0xc4, 0, OPC_MODRM, OPT_EA, OPT_REG32))
  138. ALT(DEF_ASM_OP2(lds, 0xc5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
  139. ALT(DEF_ASM_OP2(lss, 0x0fb2, 0, OPC_MODRM, OPT_EA, OPT_REG32))
  140. ALT(DEF_ASM_OP2(lfs, 0x0fb4, 0, OPC_MODRM, OPT_EA, OPT_REG32))
  141. ALT(DEF_ASM_OP2(lgs, 0x0fb5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
  142. /* arith */
  143. ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH | OPC_MODRM | OPC_BWLX, OPT_REG, OPT_EA | OPT_REG)) /* XXX: use D bit ? */
  144. ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH | OPC_MODRM | OPC_BWLX, OPT_EA | OPT_REG, OPT_REG))
  145. ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH | OPC_BWLX, OPT_IM, OPT_EAX))
  146. ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH | OPC_MODRM | OPC_WLX, OPT_IM8S, OPT_EA | OPT_REGW))
  147. ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH | OPC_MODRM | OPC_BWLX, OPT_IM, OPT_EA | OPT_REG))
  148. ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM | OPC_BWLX, OPT_REG, OPT_EA | OPT_REG))
  149. ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM | OPC_BWLX, OPT_EA | OPT_REG, OPT_REG))
  150. ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWLX, OPT_IM, OPT_EAX))
  151. ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM | OPC_BWLX, OPT_IM, OPT_EA | OPT_REG))
  152. ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  153. ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  154. ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  155. ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  156. ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  157. ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  158. ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM | OPC_WLX, OPT_REG | OPT_EA, OPT_REG))
  159. ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM | OPC_WLX, OPT_IM8S, OPT_REGW | OPT_EA, OPT_REGW))
  160. ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM | OPC_WLX, OPT_IM8S, OPT_REGW))
  161. ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM | OPC_WLX, OPT_IMW, OPT_REGW | OPT_EA, OPT_REGW))
  162. ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM | OPC_WLX, OPT_IMW, OPT_REGW))
  163. ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  164. ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA, OPT_EAX))
  165. ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA))
  166. ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM | OPC_BWLX, OPT_REG | OPT_EA, OPT_EAX))
  167. /* shifts */
  168. ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM | OPC_BWLX | OPC_SHIFT, OPT_IM8, OPT_EA | OPT_REG))
  169. ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM | OPC_BWLX | OPC_SHIFT, OPT_CL, OPT_EA | OPT_REG))
  170. ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM | OPC_BWLX | OPC_SHIFT, OPT_EA | OPT_REG))
  171. ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA | OPT_REGW))
  172. ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM | OPC_WLX, OPT_CL, OPT_REGW, OPT_EA | OPT_REGW))
  173. ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_EA | OPT_REGW))
  174. ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM | OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA | OPT_REGW))
  175. ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM | OPC_WLX, OPT_CL, OPT_REGW, OPT_EA | OPT_REGW))
  176. ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM | OPC_WLX, OPT_REGW, OPT_EA | OPT_REGW))
  177. ALT(DEF_ASM_OP1(call, 0xff, 2, OPC_MODRM, OPT_INDIR))
  178. ALT(DEF_ASM_OP1(call, 0xe8, 0, 0, OPT_DISP))
  179. ALT(DEF_ASM_OP1(jmp, 0xff, 4, OPC_MODRM, OPT_INDIR))
  180. ALT(DEF_ASM_OP1(jmp, 0xeb, 0, 0, OPT_DISP8))
  181. ALT(DEF_ASM_OP1(lcall, 0xff, 3, OPC_MODRM, OPT_EA))
  182. ALT(DEF_ASM_OP1(ljmp, 0xff, 5, OPC_MODRM, OPT_EA))
  183. DEF_ASM_OP1(ljmpw, 0x66ff, 5, OPC_MODRM, OPT_EA)
  184. DEF_ASM_OP1(ljmpl, 0xff, 5, OPC_MODRM, OPT_EA)
  185. ALT(DEF_ASM_OP1(int, 0xcd, 0, 0, OPT_IM8))
  186. ALT(DEF_ASM_OP1(seto, 0x0f90, 0, OPC_MODRM | OPC_TEST, OPT_REG8 | OPT_EA))
  187. ALT(DEF_ASM_OP1(setob, 0x0f90, 0, OPC_MODRM | OPC_TEST, OPT_REG8 | OPT_EA))
  188. DEF_ASM_OP2(enter, 0xc8, 0, 0, OPT_IM16, OPT_IM8)
  189. DEF_ASM_OP0(leave, 0xc9)
  190. DEF_ASM_OP0(ret, 0xc3)
  191. DEF_ASM_OP0(retq, 0xc3)
  192. ALT(DEF_ASM_OP1(retq, 0xc2, 0, 0, OPT_IM16))
  193. ALT(DEF_ASM_OP1(ret, 0xc2, 0, 0, OPT_IM16))
  194. DEF_ASM_OP0(lret, 0xcb)
  195. ALT(DEF_ASM_OP1(lret, 0xca, 0, 0, OPT_IM16))
  196. ALT(DEF_ASM_OP1(jo, 0x70, 0, OPC_TEST, OPT_DISP8))
  197. DEF_ASM_OP1(loopne, 0xe0, 0, 0, OPT_DISP8)
  198. DEF_ASM_OP1(loopnz, 0xe0, 0, 0, OPT_DISP8)
  199. DEF_ASM_OP1(loope, 0xe1, 0, 0, OPT_DISP8)
  200. DEF_ASM_OP1(loopz, 0xe1, 0, 0, OPT_DISP8)
  201. DEF_ASM_OP1(loop, 0xe2, 0, 0, OPT_DISP8)
  202. DEF_ASM_OP1(jecxz, 0x67e3, 0, 0, OPT_DISP8)
  203. /* float */
  204. /* specific fcomp handling */
  205. ALT(DEF_ASM_OP0L(fcomp, 0xd8d9, 0, 0))
  206. ALT(DEF_ASM_OP1(fadd, 0xd8c0, 0, OPC_FARITH | OPC_REG, OPT_ST))
  207. ALT(DEF_ASM_OP2(fadd, 0xd8c0, 0, OPC_FARITH | OPC_REG, OPT_ST, OPT_ST0))
  208. ALT(DEF_ASM_OP2(fadd, 0xdcc0, 0, OPC_FARITH | OPC_REG, OPT_ST0, OPT_ST))
  209. ALT(DEF_ASM_OP2(fmul, 0xdcc8, 0, OPC_FARITH | OPC_REG, OPT_ST0, OPT_ST))
  210. ALT(DEF_ASM_OP0L(fadd, 0xdec1, 0, OPC_FARITH))
  211. ALT(DEF_ASM_OP1(faddp, 0xdec0, 0, OPC_FARITH | OPC_REG, OPT_ST))
  212. ALT(DEF_ASM_OP2(faddp, 0xdec0, 0, OPC_FARITH | OPC_REG, OPT_ST, OPT_ST0))
  213. ALT(DEF_ASM_OP2(faddp, 0xdec0, 0, OPC_FARITH | OPC_REG, OPT_ST0, OPT_ST))
  214. ALT(DEF_ASM_OP0L(faddp, 0xdec1, 0, OPC_FARITH))
  215. ALT(DEF_ASM_OP1(fadds, 0xd8, 0, OPC_FARITH | OPC_MODRM, OPT_EA))
  216. ALT(DEF_ASM_OP1(fiaddl, 0xda, 0, OPC_FARITH | OPC_MODRM, OPT_EA))
  217. ALT(DEF_ASM_OP1(faddl, 0xdc, 0, OPC_FARITH | OPC_MODRM, OPT_EA))
  218. ALT(DEF_ASM_OP1(fiadds, 0xde, 0, OPC_FARITH | OPC_MODRM, OPT_EA))
  219. DEF_ASM_OP0(fucompp, 0xdae9)
  220. DEF_ASM_OP0(ftst, 0xd9e4)
  221. DEF_ASM_OP0(fxam, 0xd9e5)
  222. DEF_ASM_OP0(fld1, 0xd9e8)
  223. DEF_ASM_OP0(fldl2t, 0xd9e9)
  224. DEF_ASM_OP0(fldl2e, 0xd9ea)
  225. DEF_ASM_OP0(fldpi, 0xd9eb)
  226. DEF_ASM_OP0(fldlg2, 0xd9ec)
  227. DEF_ASM_OP0(fldln2, 0xd9ed)
  228. DEF_ASM_OP0(fldz, 0xd9ee)
  229. DEF_ASM_OP0(f2xm1, 0xd9f0)
  230. DEF_ASM_OP0(fyl2x, 0xd9f1)
  231. DEF_ASM_OP0(fptan, 0xd9f2)
  232. DEF_ASM_OP0(fpatan, 0xd9f3)
  233. DEF_ASM_OP0(fxtract, 0xd9f4)
  234. DEF_ASM_OP0(fprem1, 0xd9f5)
  235. DEF_ASM_OP0(fdecstp, 0xd9f6)
  236. DEF_ASM_OP0(fincstp, 0xd9f7)
  237. DEF_ASM_OP0(fprem, 0xd9f8)
  238. DEF_ASM_OP0(fyl2xp1, 0xd9f9)
  239. DEF_ASM_OP0(fsqrt, 0xd9fa)
  240. DEF_ASM_OP0(fsincos, 0xd9fb)
  241. DEF_ASM_OP0(frndint, 0xd9fc)
  242. DEF_ASM_OP0(fscale, 0xd9fd)
  243. DEF_ASM_OP0(fsin, 0xd9fe)
  244. DEF_ASM_OP0(fcos, 0xd9ff)
  245. DEF_ASM_OP0(fchs, 0xd9e0)
  246. DEF_ASM_OP0(fabs, 0xd9e1)
  247. DEF_ASM_OP0(fninit, 0xdbe3)
  248. DEF_ASM_OP0(fnclex, 0xdbe2)
  249. DEF_ASM_OP0(fnop, 0xd9d0)
  250. DEF_ASM_OP0(fwait, 0x9b)
  251. /* fp load */
  252. DEF_ASM_OP1(fld, 0xd9c0, 0, OPC_REG, OPT_ST)
  253. DEF_ASM_OP1(fldl, 0xd9c0, 0, OPC_REG, OPT_ST)
  254. DEF_ASM_OP1(flds, 0xd9, 0, OPC_MODRM, OPT_EA)
  255. ALT(DEF_ASM_OP1(fldl, 0xdd, 0, OPC_MODRM, OPT_EA))
  256. DEF_ASM_OP1(fildl, 0xdb, 0, OPC_MODRM, OPT_EA)
  257. DEF_ASM_OP1(fildq, 0xdf, 5, OPC_MODRM, OPT_EA)
  258. DEF_ASM_OP1(fildll, 0xdf, 5, OPC_MODRM,OPT_EA)
  259. DEF_ASM_OP1(fldt, 0xdb, 5, OPC_MODRM, OPT_EA)
  260. DEF_ASM_OP1(fbld, 0xdf, 4, OPC_MODRM, OPT_EA)
  261. /* fp store */
  262. DEF_ASM_OP1(fst, 0xddd0, 0, OPC_REG, OPT_ST)
  263. DEF_ASM_OP1(fstl, 0xddd0, 0, OPC_REG, OPT_ST)
  264. DEF_ASM_OP1(fsts, 0xd9, 2, OPC_MODRM, OPT_EA)
  265. DEF_ASM_OP1(fstps, 0xd9, 3, OPC_MODRM, OPT_EA)
  266. ALT(DEF_ASM_OP1(fstl, 0xdd, 2, OPC_MODRM, OPT_EA))
  267. DEF_ASM_OP1(fstpl, 0xdd, 3, OPC_MODRM, OPT_EA)
  268. DEF_ASM_OP1(fist, 0xdf, 2, OPC_MODRM, OPT_EA)
  269. DEF_ASM_OP1(fistp, 0xdf, 3, OPC_MODRM, OPT_EA)
  270. DEF_ASM_OP1(fistl, 0xdb, 2, OPC_MODRM, OPT_EA)
  271. DEF_ASM_OP1(fistpl, 0xdb, 3, OPC_MODRM, OPT_EA)
  272. DEF_ASM_OP1(fstp, 0xddd8, 0, OPC_REG, OPT_ST)
  273. DEF_ASM_OP1(fistpq, 0xdf, 7, OPC_MODRM, OPT_EA)
  274. DEF_ASM_OP1(fistpll, 0xdf, 7, OPC_MODRM, OPT_EA)
  275. DEF_ASM_OP1(fstpt, 0xdb, 7, OPC_MODRM, OPT_EA)
  276. DEF_ASM_OP1(fbstp, 0xdf, 6, OPC_MODRM, OPT_EA)
  277. /* exchange */
  278. DEF_ASM_OP0(fxch, 0xd9c9)
  279. ALT(DEF_ASM_OP1(fxch, 0xd9c8, 0, OPC_REG, OPT_ST))
  280. /* misc FPU */
  281. DEF_ASM_OP1(fucom, 0xdde0, 0, OPC_REG, OPT_ST )
  282. DEF_ASM_OP1(fucomp, 0xdde8, 0, OPC_REG, OPT_ST )
  283. DEF_ASM_OP0L(finit, 0xdbe3, 0, OPC_FWAIT)
  284. DEF_ASM_OP1(fldcw, 0xd9, 5, OPC_MODRM, OPT_EA )
  285. DEF_ASM_OP1(fnstcw, 0xd9, 7, OPC_MODRM, OPT_EA )
  286. DEF_ASM_OP1(fstcw, 0xd9, 7, OPC_MODRM | OPC_FWAIT, OPT_EA )
  287. DEF_ASM_OP0(fnstsw, 0xdfe0)
  288. ALT(DEF_ASM_OP1(fnstsw, 0xdfe0, 0, 0, OPT_EAX ))
  289. ALT(DEF_ASM_OP1(fnstsw, 0xdd, 7, OPC_MODRM, OPT_EA ))
  290. DEF_ASM_OP1(fstsw, 0xdfe0, 0, OPC_FWAIT, OPT_EAX )
  291. ALT(DEF_ASM_OP0L(fstsw, 0xdfe0, 0, OPC_FWAIT))
  292. ALT(DEF_ASM_OP1(fstsw, 0xdd, 7, OPC_MODRM | OPC_FWAIT, OPT_EA ))
  293. DEF_ASM_OP0L(fclex, 0xdbe2, 0, OPC_FWAIT)
  294. DEF_ASM_OP1(fnstenv, 0xd9, 6, OPC_MODRM, OPT_EA )
  295. DEF_ASM_OP1(fstenv, 0xd9, 6, OPC_MODRM | OPC_FWAIT, OPT_EA )
  296. DEF_ASM_OP1(fldenv, 0xd9, 4, OPC_MODRM, OPT_EA )
  297. DEF_ASM_OP1(fnsave, 0xdd, 6, OPC_MODRM, OPT_EA )
  298. DEF_ASM_OP1(fsave, 0xdd, 6, OPC_MODRM | OPC_FWAIT, OPT_EA )
  299. DEF_ASM_OP1(frstor, 0xdd, 4, OPC_MODRM, OPT_EA )
  300. DEF_ASM_OP1(ffree, 0xddc0, 4, OPC_REG, OPT_ST )
  301. DEF_ASM_OP1(ffreep, 0xdfc0, 4, OPC_REG, OPT_ST )
  302. DEF_ASM_OP1(fxsave, 0x0fae, 0, OPC_MODRM, OPT_EA )
  303. DEF_ASM_OP1(fxrstor, 0x0fae, 1, OPC_MODRM, OPT_EA )
  304. /* The *q forms of fxrstor/fxsave use a REX prefix.
  305. If the operand would use extended registers we would have to modify
  306. it instead of generating a second one. Currently that's no
  307. problem with TCC, we don't use extended registers. */
  308. DEF_ASM_OP1(fxsaveq, 0x0fae, 0, OPC_MODRM | OPC_48, OPT_EA )
  309. DEF_ASM_OP1(fxrstorq, 0x0fae, 1, OPC_MODRM | OPC_48, OPT_EA )
  310. /* segments */
  311. DEF_ASM_OP2(arpl, 0x63, 0, OPC_MODRM, OPT_REG16, OPT_REG16 | OPT_EA)
  312. ALT(DEF_ASM_OP2(larw, 0x0f02, 0, OPC_MODRM | OPC_WLX, OPT_REG | OPT_EA, OPT_REG))
  313. DEF_ASM_OP1(lgdt, 0x0f01, 2, OPC_MODRM, OPT_EA)
  314. DEF_ASM_OP1(lgdtq, 0x0f01, 2, OPC_MODRM, OPT_EA)
  315. DEF_ASM_OP1(lidt, 0x0f01, 3, OPC_MODRM, OPT_EA)
  316. DEF_ASM_OP1(lidtq, 0x0f01, 3, OPC_MODRM, OPT_EA)
  317. DEF_ASM_OP1(lldt, 0x0f00, 2, OPC_MODRM, OPT_EA | OPT_REG)
  318. DEF_ASM_OP1(lmsw, 0x0f01, 6, OPC_MODRM, OPT_EA | OPT_REG)
  319. ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM | OPC_WLX, OPT_EA | OPT_REG, OPT_REG))
  320. DEF_ASM_OP1(ltr, 0x0f00, 3, OPC_MODRM, OPT_EA | OPT_REG16)
  321. DEF_ASM_OP1(sgdt, 0x0f01, 0, OPC_MODRM, OPT_EA)
  322. DEF_ASM_OP1(sgdtq, 0x0f01, 0, OPC_MODRM, OPT_EA)
  323. DEF_ASM_OP1(sidt, 0x0f01, 1, OPC_MODRM, OPT_EA)
  324. DEF_ASM_OP1(sidtq, 0x0f01, 1, OPC_MODRM, OPT_EA)
  325. DEF_ASM_OP1(sldt, 0x0f00, 0, OPC_MODRM, OPT_REG | OPT_EA)
  326. DEF_ASM_OP1(smsw, 0x0f01, 4, OPC_MODRM, OPT_REG | OPT_EA)
  327. DEF_ASM_OP1(str, 0x0f00, 1, OPC_MODRM, OPT_REG32 | OPT_EA)
  328. ALT(DEF_ASM_OP1(str, 0x660f00, 1, OPC_MODRM, OPT_REG16))
  329. ALT(DEF_ASM_OP1(str, 0x0f00, 1, OPC_MODRM | OPC_48, OPT_REG64))
  330. DEF_ASM_OP1(verr, 0x0f00, 4, OPC_MODRM, OPT_REG | OPT_EA)
  331. DEF_ASM_OP1(verw, 0x0f00, 5, OPC_MODRM, OPT_REG | OPT_EA)
  332. DEF_ASM_OP0L(swapgs, 0x0f01, 7, OPC_MODRM)
  333. /* 486 */
  334. /* bswap can't be applied to 16bit regs */
  335. DEF_ASM_OP1(bswap, 0x0fc8, 0, OPC_REG, OPT_REG32 )
  336. DEF_ASM_OP1(bswapl, 0x0fc8, 0, OPC_REG, OPT_REG32 )
  337. DEF_ASM_OP1(bswapq, 0x0fc8, 0, OPC_REG | OPC_48, OPT_REG64 )
  338. ALT(DEF_ASM_OP2(xaddb, 0x0fc0, 0, OPC_MODRM | OPC_BWLX, OPT_REG, OPT_REG | OPT_EA ))
  339. ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM | OPC_BWLX, OPT_REG, OPT_REG | OPT_EA ))
  340. DEF_ASM_OP1(invlpg, 0x0f01, 7, OPC_MODRM, OPT_EA )
  341. /* pentium */
  342. DEF_ASM_OP1(cmpxchg8b, 0x0fc7, 1, OPC_MODRM, OPT_EA )
  343. /* AMD 64 */
  344. DEF_ASM_OP1(cmpxchg16b, 0x0fc7, 1, OPC_MODRM | OPC_48, OPT_EA )
  345. /* pentium pro */
  346. ALT(DEF_ASM_OP2(cmovo, 0x0f40, 0, OPC_MODRM | OPC_TEST | OPC_WLX, OPT_REGW | OPT_EA, OPT_REGW))
  347. DEF_ASM_OP2(fcmovb, 0xdac0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  348. DEF_ASM_OP2(fcmove, 0xdac8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  349. DEF_ASM_OP2(fcmovbe, 0xdad0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  350. DEF_ASM_OP2(fcmovu, 0xdad8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  351. DEF_ASM_OP2(fcmovnb, 0xdbc0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  352. DEF_ASM_OP2(fcmovne, 0xdbc8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  353. DEF_ASM_OP2(fcmovnbe, 0xdbd0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  354. DEF_ASM_OP2(fcmovnu, 0xdbd8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  355. DEF_ASM_OP2(fucomi, 0xdbe8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  356. DEF_ASM_OP2(fcomi, 0xdbf0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  357. DEF_ASM_OP2(fucomip, 0xdfe8, 0, OPC_REG, OPT_ST, OPT_ST0 )
  358. DEF_ASM_OP2(fcomip, 0xdff0, 0, OPC_REG, OPT_ST, OPT_ST0 )
  359. /* mmx */
  360. DEF_ASM_OP0(emms, 0x0f77) /* must be last OP0 */
  361. DEF_ASM_OP2(movd, 0x0f6e, 0, OPC_MODRM, OPT_EA | OPT_REG32, OPT_MMXSSE )
  362. /* movd shouldn't accept REG64, but AMD64 spec uses it for 32 and 64 bit
  363. moves, so let's be compatible. */
  364. ALT(DEF_ASM_OP2(movd, 0x0f6e, 0, OPC_MODRM, OPT_EA | OPT_REG64, OPT_MMXSSE ))
  365. ALT(DEF_ASM_OP2(movq, 0x0f6e, 0, OPC_MODRM | OPC_48, OPT_REG64, OPT_MMXSSE ))
  366. ALT(DEF_ASM_OP2(movq, 0x0f6f, 0, OPC_MODRM, OPT_EA | OPT_MMX, OPT_MMX ))
  367. ALT(DEF_ASM_OP2(movd, 0x0f7e, 0, OPC_MODRM, OPT_MMXSSE, OPT_EA | OPT_REG32 ))
  368. ALT(DEF_ASM_OP2(movd, 0x0f7e, 0, OPC_MODRM, OPT_MMXSSE, OPT_EA | OPT_REG64 ))
  369. ALT(DEF_ASM_OP2(movq, 0x0f7f, 0, OPC_MODRM, OPT_MMX, OPT_EA | OPT_MMX ))
  370. ALT(DEF_ASM_OP2(movq, 0x660fd6, 0, OPC_MODRM, OPT_SSE, OPT_EA | OPT_SSE ))
  371. ALT(DEF_ASM_OP2(movq, 0xf30f7e, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE ))
  372. ALT(DEF_ASM_OP2(movq, 0x0f7e, 0, OPC_MODRM, OPT_MMXSSE, OPT_EA | OPT_REG64 ))
  373. DEF_ASM_OP2(packssdw, 0x0f6b, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  374. DEF_ASM_OP2(packsswb, 0x0f63, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  375. DEF_ASM_OP2(packuswb, 0x0f67, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  376. DEF_ASM_OP2(paddb, 0x0ffc, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  377. DEF_ASM_OP2(paddw, 0x0ffd, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  378. DEF_ASM_OP2(paddd, 0x0ffe, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  379. DEF_ASM_OP2(paddsb, 0x0fec, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  380. DEF_ASM_OP2(paddsw, 0x0fed, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  381. DEF_ASM_OP2(paddusb, 0x0fdc, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  382. DEF_ASM_OP2(paddusw, 0x0fdd, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  383. DEF_ASM_OP2(pand, 0x0fdb, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  384. DEF_ASM_OP2(pandn, 0x0fdf, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  385. DEF_ASM_OP2(pcmpeqb, 0x0f74, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  386. DEF_ASM_OP2(pcmpeqw, 0x0f75, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  387. DEF_ASM_OP2(pcmpeqd, 0x0f76, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  388. DEF_ASM_OP2(pcmpgtb, 0x0f64, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  389. DEF_ASM_OP2(pcmpgtw, 0x0f65, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  390. DEF_ASM_OP2(pcmpgtd, 0x0f66, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  391. DEF_ASM_OP2(pmaddwd, 0x0ff5, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  392. DEF_ASM_OP2(pmulhw, 0x0fe5, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  393. DEF_ASM_OP2(pmullw, 0x0fd5, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  394. DEF_ASM_OP2(por, 0x0feb, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  395. DEF_ASM_OP2(psllw, 0x0ff1, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  396. ALT(DEF_ASM_OP2(psllw, 0x0f71, 6, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  397. DEF_ASM_OP2(pslld, 0x0ff2, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  398. ALT(DEF_ASM_OP2(pslld, 0x0f72, 6, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  399. DEF_ASM_OP2(psllq, 0x0ff3, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  400. ALT(DEF_ASM_OP2(psllq, 0x0f73, 6, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  401. DEF_ASM_OP2(psraw, 0x0fe1, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  402. ALT(DEF_ASM_OP2(psraw, 0x0f71, 4, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  403. DEF_ASM_OP2(psrad, 0x0fe2, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  404. ALT(DEF_ASM_OP2(psrad, 0x0f72, 4, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  405. DEF_ASM_OP2(psrlw, 0x0fd1, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  406. ALT(DEF_ASM_OP2(psrlw, 0x0f71, 2, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  407. DEF_ASM_OP2(psrld, 0x0fd2, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  408. ALT(DEF_ASM_OP2(psrld, 0x0f72, 2, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  409. DEF_ASM_OP2(psrlq, 0x0fd3, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  410. ALT(DEF_ASM_OP2(psrlq, 0x0f73, 2, OPC_MODRM, OPT_IM8, OPT_MMXSSE ))
  411. DEF_ASM_OP2(psubb, 0x0ff8, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  412. DEF_ASM_OP2(psubw, 0x0ff9, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  413. DEF_ASM_OP2(psubd, 0x0ffa, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  414. DEF_ASM_OP2(psubsb, 0x0fe8, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  415. DEF_ASM_OP2(psubsw, 0x0fe9, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  416. DEF_ASM_OP2(psubusb, 0x0fd8, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  417. DEF_ASM_OP2(psubusw, 0x0fd9, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  418. DEF_ASM_OP2(punpckhbw, 0x0f68, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  419. DEF_ASM_OP2(punpckhwd, 0x0f69, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  420. DEF_ASM_OP2(punpckhdq, 0x0f6a, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  421. DEF_ASM_OP2(punpcklbw, 0x0f60, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  422. DEF_ASM_OP2(punpcklwd, 0x0f61, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  423. DEF_ASM_OP2(punpckldq, 0x0f62, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  424. DEF_ASM_OP2(pxor, 0x0fef, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  425. /* sse */
  426. DEF_ASM_OP2(movups, 0x0f10, 0, OPC_MODRM, OPT_EA | OPT_REG32, OPT_SSE )
  427. ALT(DEF_ASM_OP2(movups, 0x0f11, 0, OPC_MODRM, OPT_SSE, OPT_EA | OPT_REG32 ))
  428. DEF_ASM_OP2(movaps, 0x0f28, 0, OPC_MODRM, OPT_EA | OPT_REG32, OPT_SSE )
  429. ALT(DEF_ASM_OP2(movaps, 0x0f29, 0, OPC_MODRM, OPT_SSE, OPT_EA | OPT_REG32 ))
  430. DEF_ASM_OP2(movhps, 0x0f16, 0, OPC_MODRM, OPT_EA | OPT_REG32, OPT_SSE )
  431. ALT(DEF_ASM_OP2(movhps, 0x0f17, 0, OPC_MODRM, OPT_SSE, OPT_EA | OPT_REG32 ))
  432. DEF_ASM_OP2(addps, 0x0f58, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  433. DEF_ASM_OP2(cvtpi2ps, 0x0f2a, 0, OPC_MODRM, OPT_EA | OPT_MMX, OPT_SSE )
  434. DEF_ASM_OP2(cvtps2pi, 0x0f2d, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_MMX )
  435. DEF_ASM_OP2(cvttps2pi, 0x0f2c, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_MMX )
  436. DEF_ASM_OP2(divps, 0x0f5e, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  437. DEF_ASM_OP2(maxps, 0x0f5f, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  438. DEF_ASM_OP2(minps, 0x0f5d, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  439. DEF_ASM_OP2(mulps, 0x0f59, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  440. DEF_ASM_OP2(pavgb, 0x0fe0, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  441. DEF_ASM_OP2(pavgw, 0x0fe3, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  442. DEF_ASM_OP2(pmaxsw, 0x0fee, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  443. DEF_ASM_OP2(pmaxub, 0x0fde, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  444. DEF_ASM_OP2(pminsw, 0x0fea, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  445. DEF_ASM_OP2(pminub, 0x0fda, 0, OPC_MODRM, OPT_EA | OPT_MMXSSE, OPT_MMXSSE )
  446. DEF_ASM_OP2(rcpss, 0x0f53, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  447. DEF_ASM_OP2(rsqrtps, 0x0f52, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  448. DEF_ASM_OP2(sqrtps, 0x0f51, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  449. DEF_ASM_OP2(subps, 0x0f5c, 0, OPC_MODRM, OPT_EA | OPT_SSE, OPT_SSE )
  450. DEF_ASM_OP1(prefetchnta, 0x0f18, 0, OPC_MODRM, OPT_EA)
  451. DEF_ASM_OP1(prefetcht0, 0x0f18, 1, OPC_MODRM, OPT_EA)
  452. DEF_ASM_OP1(prefetcht1, 0x0f18, 2, OPC_MODRM, OPT_EA)
  453. DEF_ASM_OP1(prefetcht2, 0x0f18, 3, OPC_MODRM, OPT_EA)
  454. DEF_ASM_OP1(prefetchw, 0x0f0d, 1, OPC_MODRM, OPT_EA)
  455. DEF_ASM_OP0L(lfence, 0x0fae, 5, OPC_MODRM)
  456. DEF_ASM_OP0L(mfence, 0x0fae, 6, OPC_MODRM)
  457. DEF_ASM_OP0L(sfence, 0x0fae, 7, OPC_MODRM)
  458. DEF_ASM_OP1(clflush, 0x0fae, 7, OPC_MODRM, OPT_EA)
  459. #undef ALT
  460. #undef DEF_ASM_OP0
  461. #undef DEF_ASM_OP0L
  462. #undef DEF_ASM_OP1
  463. #undef DEF_ASM_OP2
  464. #undef DEF_ASM_OP3